边缘 AI 芯片还要不要在传感器和内存之间来回搬数据？中科院给出单片三维方案

学术圈重大事件 · 发布 2026-07-16T09:00:00+08:00 · 更新 2026-07-16T09:20:52+08:00

这条进展讨论的不是把模型继续塞进更大的训练集群，而是相机、终端和边缘设备怎样少搬数据、少发热、少耗电。微电子所与清华团队提出把多光谱传感、存算单元和 SRAM 数字存算一起垂直堆到单片三维架构里，并且直接对齐 DETR 视觉大模型的注意力计算。官方口径显示相关论文入选 VLSI 2026 并获得最佳学生论文提名。要避免误读的是，这里确认的是架构和会议成果，不是量产芯片已经落地；而且团队稿件在 7 月 6 日已公开，今天 08:52 的新信号主要是中科院总入口收录。

边缘 AI 的痛点并不只是算力不够，还包括数据在传感器、存储和计算单元之间反复搬运。一旦要在相机侧跑更复杂的视觉模型，时延、发热和访存开销会一起抬头。很多人听到三维堆叠会先想到“把芯片叠高”，但真正有价值的是能不能把最耗时间和能量的搬运路径缩短。

这项工作试图正面处理这个问题。按照官方描述，团队把多光谱碳纳米管传感单元、3D 混合增益存算单元，以及混合 CFET 结构的 SRAM 数字存算单元垂直异质集成在单芯片内，还让计算流程与 DETR 这类视觉大模型的注意力机制对齐。换句话说，它不是单纯堆传感器，也不是单纯做近存计算，而是把感知、缓存和注意力计算当作一条链来设计。

这类方案值得关注的地方，在于它对边缘视觉的想象更具体。如果更多预处理、特征提取和注意力相关计算都能在更短路径里完成，终端侧模型响应速度和能效才有可能同时提升。官方稿件没有给出一整套产品级 benchmark，但明确说相比传统 2D 架构，计算能效和处理时效得到提升，这也是文章能入选 VLSI 2026 并获得最佳学生论文提名的重要背景。

读者需要把“研究原型”和“产业落地”分开看。目前可以确认的是单片三维异质集成的技术方向、会议认可和研究团队配置，而不是某款边缘设备已经因此上市。另一个边界是时间：微电子所团队稿件在 7 月 6 日已公开，今天主站在 08:52 收录，新闻价值更多来自院级总入口重新放大这一方向，而不是研究在本小时刚刚发生。

信息来源

• 中国科学院科研进展页，2026-07-16 08:52
• 中国科学院微电子研究所，2026-07-06

可信度说明

信号来自中国科学院科研进展页 2026-07-16 08:52 收录，并可回溯到中国科学院微电子研究所 2026-07-06 团队稿；目前可确认的是架构设计、会议入选与提名，不能据此推断量产进度。